# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-163798

(43)Date of publication of application: 09.06.1992

(51)Int.CI.

G11C 16/06

(21)Application number: 02-291567

(71)Applicant : NEC CORP

(22)Date of filing:


29.10.1990

(72)Inventor: KONDOU ICHIYOSHI

### (54) SEMICONDUCTOR STORAGE INTEGRATED CIRCUIT

### (57)Abstract:

PURPOSE: To reduce the current load of a boosting circuit by applying voltage boosted by the boosting circuit for a fixed time only to the gates of all Y selectors selecting the control gate line of a device regardless of an output from a Y decoder circuit. CONSTITUTION: A semiconductor storage device (an EEPROM), boosting circuits 402, 403, 404 generating voltage higher than supply voltage and a Y decoder circuit 101 operated by a row selective address signal conductor are provided. Voltage boosted by the boosting circuits 402, 403, 404 is applied only to the gates of all Y selectors 102 selecting the control gate line of a device regardless of an output from the Y decoder circuit 101 for a fixed time. Accordingly, voltage being boosted by the built-in boosting circuits 402, 403, 404 and higher than supply voltage is applied to the gate electrodes of all Y selectors 102 selecting the control gate line of the EEPROM for the time including the time when the EEPROM conducts read operation, thus reducing the current load of the boosting circuits 402, 403, 404.





### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

個日本国特許庁(JP)

①特許出願公開

#### ⑩公開特許公報(A) 平4-163798

@Int.Cl. 5

識別記号

庁内整理番号

每公開 平成4年(1992)6月9日

G 11 C 16/06

9197-5L G 11 C 17/00

309 D

審査請求 未請求 請求項の数 3 (全7頁)

❷発明の名称 半導体記憶集積回路

> 包持 頭 平2-291567

20年 顧 平2(1990)10月29日

伊発 明 近 藤 伊知良 の出 頭 人 日本電気株式会社 東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原

発明の名称

牛裤体配位系预回路

#### 特許額求の顧問

- 1. 電気的にプログラム可能な半導体記憶装置 と、電源電圧より高い電圧を発生させる昇圧回路 と、列選択アドレス信号線によって動作するYデ コーダ回路とを備え、前記Yデコーダ回路の出力 とは無関係に、前記装篋のコントロールゲート組 を選択するすべてのYセレクタのゲートのみに、 、所定時間前記昇圧回路により昇圧した電圧を印加 する手段を設けたことを特徴とする半導体記憶数
- 2. 所定時間が、半部体記憶装置に読み出し動 作を行う時間を含む請求項1記載の半導体記憶為
- 3、所定時間が、半導体記憶数量に書き込み又 は消去動作を行う時間以外の時間である数求項1

記載の半導体記憶集積回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体記律集積回路に関し、特に電気 的に記憶内容を変化することが可能な半導体記憶 鉄貫(以下EEPROMと配す)に用いられるデ コーグ回路に関する。

(従来の技術)

従来のこの種の半等体配賃集積回路は、ピット と呼ばれる配使単位をいくつかまとめてワードと いう単位にして取り扱われることが多く、第2図 はたとえば1ワードモ4ピットで構成した場合で ある。第2因に示されているEEPROMは、1 ピットを構成し本来の記憶を行う半郷体記憶数置 201と、ディジット鍵206と、前記半導体記 体数置201のドレインに接続されていて、ゲー トに与えられるワードは205の信号により、ス イッチ動作を行う半導体装置202(以下、これ をピットセレクタと呼ぶ)とのトランジスタ2個

#### 特爾平4-163798 (2)

から構成される単位記憶セルを設け、さらに同一パード内の半導体記憶設置の通常コントロールゲートと呼ばれるゲート電を204に接続され、このゲートに与えられる信号によりスイッチ動作を行う半導体装置203(以下、これをワードセレクタと呼ぶ)が1ワードに対して1個、第2図の例では1ワードは合計9個の半導体装置乃至半導体配便装置により構成されている。

このようなEEPROMは、電波が与えられていなくても、電海が与えられているときに記憶した内容を不揮発性記憶装置として記憶内容が保持することが可能なので、近年に各種データの一時的又は、半永久的な保持のために用いられ、特にマイクロコンピュータの用途が拡大するにつれて利用されるようになっている。また、マイクロコンピュータの低低圧動作が可能となると、EEPROMも低低圧動作可能なものが市場から要求され、また動作電圧範囲も約2Vから6Vまでと広い範囲を求められている。

従来のEEPROMは、主に電源としては5V

体記せ装置のゲート電優やあるいはデコーダ回路 の出力に昇圧した電圧を与える。第3回に本方式 を用いた場合の構成を示す。

X デコーダ回路301、Y デコーダ回路302 は、NANDゲート、インパータ。網神信号31 0、311の交送するところのトランジスタをそれぞれ有し、ワードセレクタ313は第2図と同様な構成であり、X、Y レベルシフト回路304 は、それぞれ2個のPチャネルトランジスタを有する。Y セレクタ306は、データ線309と交送するところにトランジスタを有する。

これにより、コントロールゲート電圧供給は308の電圧(これを以下Vco電圧という)も、充分にコントロールゲートに印加されるようになる。Vco電圧は、1ボルト〜2ボルト程度の値であり、この値は、EEPROMを書き込んだ時の

を用いるものが主に開発され、EEPROM自体 6、5 Vの電波で動作するのに都合が良いような 半導体記憶装置として設計されていた。新規に低 電圧動作可能なEEPROMを開発する際、大き く分けて2つの方法が考えられる。1つは、EE PROM自体から低電器電圧で動作が可能なよう に新規に設計しなおす方法と、もう1つはEEP ROMは健来5V電源で用いられたものを用い、 デコーダ回路等の回路構成を新規に設計するとい う方法が考えられる。前者においては、新規にア ロセス開発と新規に回路設計を行う必要があり、 多くの時間と費用を要するが、後者においてはE EPROMの技術は確立されているので、新規に 回路設計を行うことにより、前名に比べて時間と 費用の点で有利である。ここでは、後者の場合の 例を示す。

世来から半導体配性患種回路においては、電源 電圧から昇圧回路を設けて、回路内部の必要なと ころに昇圧した電源電圧よりも高い電圧を印知す るという方法がある。このような方法では、半等

しきい値と消去した時のしきい値とのほぼ中央値 に相当する値がとられる。

本例では、X デコーダ回路の出力と、Y デコーダ回路の出力を共に昇圧しているが、この理由は、以下の 2 点である。1 つに、Y セレクタ

### 特別平4-163798 (3)

315.ワードセレクタ313のゲート世圧が、 世級 E の低下とともに下がり、Vco>Vpo-Vtm (Voo:電源電圧、Vtm: Yセレルタ.ワー ダセレクタのしきい値)となると、半準体分の パックゲート効果により、Vco電圧が十分に トロールゲートに印加されなくなるとが出った。 と、また書き込み消去時に高電圧が印象を ので、チャネル長も短くすることはできないの で、チャネル長も短くすることはできないの で、ビットセレクタ314のゲート電圧のなった ともに、EEPROMのオン電には小さなだと しまい。しまいには銃み出すのに十分な電だ れなくなるということが起こらないようにするた めてある。

ところが、昇圧回路の供給できる電波は、一般的に10マイクロアンペア程度であり、この値は電源電圧の低下と共に小さくなっていく。前途したように、X デコーダ回路301と Y デコーダ回路302の出力を読み出し動作の際に必ず昇圧電圧まで充電しなくてはならない。通常、X デコー

ワード級に128個、 Y セレクタ数16個として、次のようになる。

8.9×10<sup>-3</sup>× 128+7.12×16<sup>-2</sup>×16=2.27 pF これが、ゲート容量のみの総計である。 電源で圧を2 V とし、さらに 4 V まで昇圧するし、1 秒間に10 回すなわち 1 マイクロセコンドに 1 回 銃み出しを行うとすると、(4-2)×2.27×18<sup>-12</sup>×10<sup>4</sup> = 4.5(4 A となり、1 マイクロアンペア程度の電流供給能力しかない昇圧回路にとって大きな負担になることがわかる。この値は、ゲート容量のみであり、この値にX デコーダ回路3 0 1 . Y デコーダ回路3 0 2 に付く答生容量も充電すべき容量となる。ここでは、毎年のためにゲート容量のみを評価の対象とした。

Y デコーグ回路 3 0 2 の出力は、通常 E E P R O M の場合、 1 ワード分のすべての Y セレクタ 3 0 6 を選択しているので、 E E P R O M のコントロールゲートを選択する第 2 図のワードセレクタ

グ回路301の出力には、EEPROMのビャジャトセレクタ314が64個から256個程度は設立れ、また、Yデコーグ回路302の出力には、170円によりのYセレクタ306又はその2位のの生体体数では、200円ではなって、これらの半導体Y、デコーグ回路301、Y、デコーグ回路301、Y、デコーグ回路301、Y、デコーグ回路301、Y、デートの登量を記れている。ビャトセレクタの314のデートを量チャネル長2μm、チャネルルのカートを量チャネル長2μm、チャネルのカートを量チャネル長2μm、チャネルの16のグートを量チャネル長2μm、チャネル級のようになる。

2 μm×5 μm× 4.9×10<sup>-4</sup>pF/μm<sup>2</sup>

= 4.9×10-3 p F

2 μm×40μm× 8.9×10<sup>-4</sup>pF/μm<sup>2</sup>

-7.12×10-2p F

203だけではなく、結果として第2図では5個のすべてのYセレクタのゲート電極が昇圧されることになる。

#### (発明が解決しようとする課題)

このような従来の低電圧競み出し動作可能なをEPROM半導体記憶集積回路は、昇圧回路に日本で昇圧して軽減電圧より、Yデコーダ回路の出力だけでなく、Yデコーダ回路の出力だけでなく、Yデコーダ回路の電流の にも用いているので、昇圧回路の電流力を大きく にも用いているので、昇圧回路の電流力を大きく にあり、この程圧回路の電流供給能力を大きく なかに両様を大きくしなければならず。また同の でなり、この程を大きくしなければならず。また同の があった。

本発明の目的は、前記問題点を解決し、昇圧回路の電波負荷を小さくし、また低電線電圧割の動作限界を低くできるようにした半導体記憶監験回路を提供することにある。...

[課題を解決するための手段]

本発明の半導体記憶集積回路の構成は、電気的

### 特開平4-163798 (4)

にプログラム可能な半導体記憶装置と、電気電圧 より高い電圧を発生させる昇圧回路と、列選択ア ドレス信号線によって動作するYデコーダ回路と を備え、前起Yデコーダ回路の出力とは無関係 に、前記装置のコントロールゲート線を選択する すべてのYセレクタのゲートのみに、所定時間前 記昇圧回路により昇圧した電圧を印加する手段を 設けたことを特徴とする。

#### (実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の半導体記憶集積画 路の回路図である。

群1回において、本実施例は、Yデコーダ回路101と、この出力に接続されているYセレクタ回路102と、Yデコーダの出力線であるデータ経選択線113、コントロールゲート経選択線114を昇圧電源105の電圧Vpmまで昇圧するレベルシフト回路103と、Yセレクタ回路102によりデータ線109とコントロールゲート電圧供給線108と接続される選択、非選択

電圧供給線108に現われている電圧 V co をワード線104により選択されているすべてのメモリーセルのコントロールゲートに、V op - V T N < V co の場合でも V op - V T N > V co (V pp: 電源電圧、V T v: Y セレクタに用いられているトランジスタのしきい値)である限り、正しく与えることが可能である。

このとき、従来技術においては、選択したメモリーセル111のコントロールゲートにのみVcoを与えるようにしていたが、本実施例では、1ワードに接続されている本来非選択のメモリールに112のコントロールゲートにVco電圧が印むれば、力になっているので、実際に選択さればみようになっているEEPROMではないのにコントロールゲートには読み出し動作ではないのれているようなことが起こるが、これによる記憶データの破壊、すなわち読み出し動作中での抵抗去・誤客込みについては、同題がないことがわかっている。

次に書き込み消去動作について説明する。読み

メモリーセル111、112を含み構成される。 Yデコーダ回路101は、2個のNAND(ナンド)ゲート、インバータ、副卸位号107のほと クロスするところの2個のトランジスクを有し、 Yセレクタ回路102は、コントロールゲート 電源供給報108、データ設109に接続された トランジスタを有する。選択メモリーセル111 は、第2四と再機な回路である。非選択メモリー セル112は、半導体装置のみからなる。レベル シフト回路は7個のトランジスタからなる。

次に本実施例の助作について説明する。 半導体 記憶装置の記憶内容を読み出す場合、読み出し制 類信号106をし、制御信号107を共にHとす る。このとき、データ認選択終113は、ソアド レス入力経110の値により、その出力が決めら れるが、コントロールゲート経選択終114は、 ソアドレス入力終110の入力に無関係にお である。 書き込み消去制御信号終106はHであ るから、このときコントロールゲート観選択終 は、第2電源の電位になり、コントロールゲート

本実施例においては、Yデコーダ回路の出力であるコントロールダート機選択線114を昇圧回路が抜み出し動作にはいるとき1回チャージアップすれば良いので、Yアドレスの異なる香地を何度読み出しても昇圧回路の負荷は、Xデコーダ回

#### 特問平4-163798 (5)

路の分だけである。

昇圧回路は、第4回に示すように、4個の昇圧 用コンデンサ402の2、4個のM1S型半導体 裝置403、404により構成され、電液供給能 力は、コンデンサの容量値と動作クロック405 により、電流供給能力が従来例に比べて半分の能 力で良くなれば、コンデンサの容量値で半分すな わち面積が半分になり、動作周波数でいえば、昇 圧回路での消費電流が約半分になるという効果が ある。

本実施例の半導体配位無限回路の構成は、第1の電源と第1の電源とは異なる第2の電源と、電気的に配性内容を変化することが可能な半導体配位装置のドレインを選択する第1の半導体設置を単位配位セルとし、前記を単位配位セル内の半導体配位装置のブートに第2の半導体装置のブートに第2の電源電圧

以上説明したように、本発明は、EEPROMが読み出し動作を行う時を含むような時間にEEPROMのコントロールゲート総を選択するすべてのYゼレクタのゲート電後に内蔵した昇圧回路により昇圧した電弧電圧より高い電圧を印加するので、EEPROMの内容を読み出す動作をはステても、昇圧回路の出力によって動作するなはステコーダ回路のみとなり、昇圧回路の電波負荷を小さくすることになる効果がある。

前記のように評価すると、例えばEEPROMのビットセレクタのチャネル長2 $\mu$ m、チャネル稿5 $\mu$ m、ゲート酸化腺 400Åとし、1 ワード館に 1 2 8 個のEEPROMが接続されているとし、1 マイクロセコンドに 1 回数み出すとすると、  $8.9\times10^{-9}$  e f ×  $128\times10^{-9}$  × (4-2)=2.27  $\mu$  Aとなり、従来例の $4.54\mu$  Aに比べて約半分の値になっている。

また、従来用いられた電波電圧でのEEPRO M技術により、従来より低電源電圧で動作可能な

を与える手段に接続され前記第1の半導体装置の ドレインは、第1の塩源のもとで動作するYデコ ーダ回路の出力により、ゲートが朝仰される第3 の半導体装置のゲートとは異なる場子に接続さ れ、また前記第2の半導体装置のドレインは育記 Yデコーダ回路の出力と勧挙信号により、制御す る手段によりゲートが勧御される第4の半導体数 置のゲートとは異なる場子に接続され、前配第4 の半芽体装置のゲートに前記Yデコーグ回路の出 力と制御信号により、第2の電源電圧を印加する 手段が接載され、前記大4の半導体装置のゲート に前記第2の電源電圧を単導体装置が、電気的に 紀位内容を変化させている期間を除き、かつ半導・ 体装置の記憶内容を飲み出している期間を含むよ うに与えることを特徴とし、特に鞠配第2の電源 電圧が寂配第1の電源より発生される手段を内蔵 していることを特位とし、また特に前記単位記憶 セルを2個以上まとめて前記第2の半導体装置が 選択していることを特徴とする。

〔発明の効果〕

技術を提供可能となるという効果がある。


#### 図面の簡単な説明


第1図は本発明の一実施例の半導体記憶集積 回路の回路図、第2図は電気的に書き込み済去可能な半導体記憶装置の1ワードの構成を示す回路 図、第3図は従来技術における半導体記憶集積回 路の回路図、第4図は第1図の回路に基く昇圧回 路の回路図である。

101,302… Y デコーグ回路、102. 306… Y セレクタ回路、103.303.30 4…レベルシフト回路、111.112…メモリ ーセル、202.314…ピットセレクタ、20 3、313…ワードセレクタ、402…昇圧用コ ンデンサ、

代理人 弁理士 内 原 智

## 特開平4-163798 (6)





### 特開平4-163798 (ア)

